愛知工業大学附属図書館

わかるVerilogHDL入門 : 文法の基礎から論理回路設計,論理合成,実装まで

木村真也著. -- 改訂新版. -- CQ出版, 2006. -- (トランジスタ技術Special ; No.95). <BB00116612>
書誌URL:

所蔵一覧 1件~3件(全3件)

No. 巻号 所蔵館 配置場所 請求記号 資料ID 状態 返却予定日 予約
0001 図書館 2階 549||T 003533817 書架 0件
0002 図書館 書庫5層 549||T 003870243 書架 0件
0003 図書館 書庫5層 549||T 003922036 書架 0件
No. 0001
巻号
所蔵館 図書館
配置場所 2階
請求記号 549||T
資料ID 003533817
状態 書架
返却予定日
予約 0件
No. 0002
巻号
所蔵館 図書館
配置場所 書庫5層
請求記号 549||T
資料ID 003870243
状態 書架
返却予定日
予約 0件
No. 0003
巻号
所蔵館 図書館
配置場所 書庫5層
請求記号 549||T
資料ID 003922036
状態 書架
返却予定日
予約 0件

書誌詳細

標題および責任表示 わかるVerilogHDL入門 : 文法の基礎から論理回路設計,論理合成,実装まで / 木村真也著
ワカル Verilog HDL ニュウモン : ブンポウ ノ キソ カラ ロンリ カイロ セッケイ ロンリ ゴウセイ ジッソウ マデ
版事項 改訂新版
出版・頒布事項 東京 : CQ出版 , 2006.7
形態事項 279p ; 24cm
巻号情報
ISBN 9784789837569
書誌構造リンク トランジスタ技術Special||トランジスタ ギジュツ Special <BB00144892> No.95//a
その他の標題 異なりアクセスタイトル:わかるVerilogHDL入門 : 文法の基礎から論理回路設計論理合成実装まで
ワカル Verilog HDL ニュウモン : ブンポウ ノ キソ カラ ロンリ カイロ セッケイ ロンリ ゴウセイ ジッソウ マデ
注記 参考・関連文献: p276
学情ID BA7737896X
本文言語コード 日本語
著者標目リンク 木村, 真也||キムラ, シンヤ <AU00038746>