愛知工業大学附属図書館

HDLによるVLSI設計 : VerilogHDLとVHDLによるCPU設計

深山正幸 [ほか] 著. -- 第2版. -- 共立出版, 2002. <BB00175767>
書誌URL:

所蔵一覧 1件~2件(全2件)

No. 巻号 所蔵館 配置場所 請求記号 資料ID 状態 返却予定日 予約
0001 図書館 2階 549.7||H 003157401 書架 0件
0002 図書館 書庫5層 549.7||H 003386604 書架 0件
No. 0001
巻号
所蔵館 図書館
配置場所 2階
請求記号 549.7||H
資料ID 003157401
状態 書架
返却予定日
予約 0件
No. 0002
巻号
所蔵館 図書館
配置場所 書庫5層
請求記号 549.7||H
資料ID 003386604
状態 書架
返却予定日
予約 0件

書誌詳細

標題および責任表示 HDLによるVLSI設計 : VerilogHDLとVHDLによるCPU設計 / 深山正幸 [ほか] 著
HDL ニヨル VLSI セッケイ : Verilog HDL ト VHDL ニヨル CPU セッケイ
版事項 第2版
出版・頒布事項 東京 : 共立出版 , 2002.1
形態事項 x, 245p : 挿図 ; 24cm
巻号情報
ISBN 9784320120273
注記 その他の著者: 北川章夫, 秋田純一, 鈴木正國
注記 参考図書: p[241]-242
学情ID BA5517252X
本文言語コード 日本語
著者標目リンク 深山, 正幸 (1966-)||ミヤマ, マサユキ <AU00006353>
著者標目リンク 北川, 章夫 (1961-)||キタガワ, アキオ <AU00006354>
著者標目リンク 秋田, 純一 (1970-)||アキタ, ジュンイチ <AU00029357>
著者標目リンク 鈴木, 正國 (1939-)||スズキ, マサクニ <AU00029358>
分類標目 電子工学 NDC8:549.7
分類標目 電子工学 NDC9:549.7
分類標目 科学技術 NDLC:ND386
件名標目等 集積回路||シュウセキカイロ
件名標目等 集積回路||シュウセキカイロ